D-RAM Acincrona
DRAM Sincronía
La DRAM Asincrona usa una duración mínima para determinar cuando las operaciones pueden ocurrir, si el CPU a preferido datos mientras esta lapso o ventana estaba abierto y un subsecuente acto de reloj ocurre mientras este lapso está abierto, el CPU no puede transferir información adicional hasta que el otro lapso se abra, de esta manera gastando ciclos del reloj en esta operación acincrona, forza al CPU a tener un horario para transferir datos en vez de que el lo haga cuando lo desee.
La DRAM Sincronía, comparte un reloj de frecuencia, con la CPU, ninguna ventana es necesaria porque el procesador en la memoria trabaja de forma conjunta. Permitiendo al procesador transmitir información cuando el lo requiera. Esta memoria tiene las siguientes formas:
La PC66 o JEDEC SDRAM, se diferencia de las PC100 y de la PC133 por el precio de estado, esta fue usada en los primeros sistemas como ser Pentium II y Celeron.
La PC100 SDRAM esta es usada para cumplir las especificaciones de intel PC100, que están hechas para transferir información a una velocidad de 100 mhg del FSB (Front Serial Bus).
Suscribirse a:
Enviar comentarios (Atom)
No hay comentarios:
Publicar un comentario